(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許番号

特許第3414587号

(P3414587)

(45)発行日 平成15年6月9日(2003.6.9)

(24) 登録日 平成15年4月4日(2003.4.4)

(51) Int.CL.7

G11C 16/02

16/06

政別起母

PΙ

G11C 17/00

611A

634G

請求項の数15(全 20 目)

·			Manage Manage
(21) 出願番号	特顏平8-143799	(73) 符許権者	000003078
(22) 出議日 (65) 公開銀丹 (43) 公開日 審査請求日	平成8年6月6日(1996.6.6) 特別平9-326199 平成9年12月16日(1997.12.16) 平成12年11月8日(2000.11.8)	(72) 発明者 (74) 代理人	神奈川県川崎市幸区規川町580番1号 株式会社東芝 半導体システム技術セン ター内 (74)代理人 100083161 弁理士 外川 英明
		(56)参考文献	特別 平7-93979 (JP, A) 特別 平6-120454 (JP, A) 特別 平9-293387 (JP, A) 特別 平3-17894 (JP, A)
			最終質に続く

(54) [発明の名称] 不揮発性半導体記憶装置

(57)【特許請求の範囲】

【請求項1】 複数の不揮発性メモリセルを含むメモリ セルアレーと、前記メモリセルアレーの電流経路の一端 に接続されたピット線と、前起不揮発性メモリセルの制 御ゲートに接続されたワード線と、前記ピット線に接続 され、前記不揮発性メモリセルに書き込むためのデータ 及び読み出されたデータを保持する為の電位保持回路と を備え、前記不揮発性メモリセルのしきい値の範囲が所 定の値よりも低い第一の範囲であるか、高い第二の範囲 億装置において、

前記電位保持问路が、

前記ピット線に接続されたバイパス回路と、

前記ビット線に接続された複数個のラッチ・センス回路 ٤,

前記複数個のラッチ・センス回路に保持されたデータに 基づいて、前記ピット線の電位を切り替える為の電圧切 り替え回路とを備え、

前記不揮発性メモリに書き込まれたデータが正常である か否かを検知するベリファイ動作において、前記不揮発 性メモリセルに書き込まれたデータに応じた情報を前記 複数のラッチ・センス回路に保持し、

その後の再舎き込み動作において、前記複数のラッチ・ センス回路に保持されたデータに応じて、前記筺圧切り であるかによって、データを記憶する不揮発性半導体記 10 換え回路により前記ピット線を電位を切り換えて再舎き 込みを行う事により、前記不揮発性メモリセルのしきい 値の分布幅を狭くする事を可能とした不揮発性半導体配

> 【葫求項2】 複数の不揮発性メモリセルを含むメモリ セルンレーと、

前記メモリセルアレーの電流経路の一端に接続されたビ

前記不母発性メモリセルの制御ゲートに接続されたワー ド線と、

前記ピット線に第一のトランスファーゲートを介して接 続され、前記不揮発性メモリセルに書き込むためのデー タ及び前記不揮発性メモリから読み出されたデークに応 じた街位をラッチする為の第一のラッチ・センス回路

前記ピット線に接続され、ベリファイ時に前記不揮発性 10 メモリセルに書き込むためのデータに応じて、前記ビッ ト線を強制的にハイレベル**ゼ**位にし、前配第一のラッチ ・センス回路にハイレベル電位を保持させる為のパイパ ス原路と

前記ピット線に第二のトランスファーゲートを介して接 続され、前配メモリセルから読み出されたデータに応じ た電位をラッチする為の第二のラッチ・センス回路と、 前記ピット録に第三のトランスファーゲートを介して接 続され、前配第一及び第二のラッチ・センス回路にラッ チされた電位に基づいて、ビット線の電位を変化させる 20 為の電圧切り替え回路とを有する事を特徴とする不揮発 性半導体記憶裝置。

【請求項3】 複数の不揮発性メモリセルを含むメモリ セルアレーと、前記メモリセルアレーの電流経路の一端 . に接続されたビット線と、前記不揮発性メモリセルの制 御ゲートに接続されたワード線とを有し、前記不揮発性 メモリセルのしきい値の範囲が所定の値よりも低い第一 の範囲であるか、高い第二の範囲であるかによって、デ 一クを記憶する不揮発性半導体記憶装置において前記ピ ット線に、電流経路の一端が接続された第一のトランス 30 ファーゲートと、

前記第一のトランスファーゲートの電流経路の他端に接 統され、第一のインパータと第一のクロックドインバー タが逆並列に接続されて構成された第一のラッチ・セン ス回路と、

前記ピット線とハイレベル電源電圧端子の間に、二つの トランジスクが直列に接続されて構成され、ベリファイ 時に前記不揮発性メモリセルに書き込むためのデータに 応じて、前記ピット検を強制的に前記ハイレベル電位に し、前記第一のラッチ・センス回路にハイレベル電位を 40 保持させる為のパイパス回路と、

前記ピット線に、電流経路の一端が接続された第二のト ランスファーゲートと、

前記第二のトランスファーゲートの電流経路の他端に接 続され、第二のインバータと第二のクロックドインバー タが逆並列に接続されて構成された第二のラッチ・セン ス回路と、

前記ピット線に電流経路の一端が接続された第三のトラ ンスファーゲートと、

記第一及び第二のラッチ・センス回路にラッチされた電 位に基づいて、ビット線の電位を変化させる選圧切り替 え回路とを有する事を特徴とする不揮発性半導体記憶装

【請求項4】 複数の不揮発性メモリセルを含むメモリ セルアレーと、前記メモリセルアレーの電流経路の一端 に接続されたビット線と、前記不揮発性メモリセルの制 御ゲートに接続されたワード線と、前記ピット線に接続 され、前記不揮発性メモリセルに審き込むためのデータ 及び読み出されたデータを保持する為の電位保持回路と を備え、前記不揮発性メモリセルのしきい値の範囲が所 定に値よりも低い第一の範囲にあるか、高い第二の範囲 にあるかによって、データを記憶する不揮発性半導体記 億装置において、

前記電位保持回路が、

前記不揮発性メモリセルから読み出されたデータ及び前 記不揮発性メモリセルに書き込むデータを保持し、か つ、強制反転機能を有する複数傾のラッチ・センス回路 と、

前記複数個のラッチ・センス回路に保持されたデータに 基づいて、前記ピット線の電位を切り替える為の電圧切 り替え回路とを有する事により、費き込み時間の増大を 抑制し、前記不揮発性メモリセルのしきい似の分布幅を 狄くする事を可能とした不揮発性半導体配徳装置。

【請求項5】 複数の不揮発性メモリセルを含むメモリ セルアレーと、

前記メモリセルアレーの電流経路の一端に接続されたビ ツト線と、

前記不揮発性メモリセルの制御ゲートに接続されたワー ド線と、

前記ピット線に第一のトランスファーゲートを介して接 続され、前記不揮発性メモリセルに書き込むためのデー 夕及び前記不揮発性メモリセルから読み出されたデータ をラッチし、かつ、強制反転機能を有する第一のラッチ ・センス回路と、

前記ピット線に第二のトランスファーゲートを介して接 続され、前記不揮発性メモリセルに書き込むためのデー 夕及び前記不揮発性メモリセルから読み出されたデータ をラッチし、かつ、強制反転機能を有する第二のラッチ ・センス回路と、

前記ピット線に第三のトランスファーゲートを介して接 統され、前記第一及び第二のラッチ・センス回路にラッ チされたデータに基づいて、ビット線の電位を変化させ る為の電圧切り替え回路とを有する事を特徴とする不揮 **発性半導体記憶装置。**

【請求項6】 複数の不揮発性メモリセルを含むメモリ セルアレーと、前記メモリセルアレーの電流経路の~~端 に接続されたビット線と、前記不揮発性メモリセルの制 御ゲートに接続されたワード線とを有し、前記不揮発性 前記第三のトランスファーゲートに接続され、かつ、前 50 メモリセルのしきい値の範囲が所定に値よりも低い第一

の範囲であるか、高い第二の範囲であるかによって、データを記憶する不揮発性半導体記憶装置において前記ピット線に、電流経路の一端が接続された第一のトランスファーゲートと、

前記第一のトランスファーゲートの電流経路の他端に接続され、第一及び第二のインパータが逆並列に接続されてなる第一のラッチ・センス回路と、

前記第一のラッチ・センス回路の前記第一のトランスファーゲートが接続されていない端子と第一の電源電圧端子の間に接続され、前記不揮発性メモリセルのしきい値 10が前記第二の範囲にあり、かつ、所定の値よりも高い範囲にある場合、前記第一のラッチ・センス回路にラッチされデータを強制的に反転させる為の第一の強制反転回路と、

前記ピット様に、電流経路の一端が接続された第二のトランスファーゲートと、

前記第二のトランスファーゲートの電流経路の他端に接続され、第三及び第四のインバータが逆並列に接続されてなる第二のラッチ・センス回路と、

前記第二のラッチ・センス回路の前記第二のトランスフ 20 アーゲートが接続されていない端子と前記第…の電源電 飛端子の間に接続され、前記不揮発性メモリセルのしき い値が前記第二の範囲にあり、かつ、所定の値よりも高 い範囲にある場合、前記第二のラッチ・センス回路にラ ッチされデータを強制的に反転させる為の第二の強制反 転回路と、

前記ピット線に重流経路の一端が接続された第三のトラ ンスファーゲートと、

前記第三のトランスファーゲートの電流経路の他端に接続され、かつ、前記第一及び第二のラッチ・センス回路 30 にラッチされた電位に基づいて、ピット線の電位を変化させる電圧切り替え回路とを有する事を特徴とする不揮発性半導体記憶装置。

【請求項7】 前記メモリセルアレーは、前記複数の不 揮発性メモリセルの各種流経路が直列に接続されてなる NAND型メモリセルを構成する事を特徴とする請求項 1万至6記載の不揮発性半導体記憶装置。

【 請求項8 】 前記不揮発性メモリセルは、浮遊ゲートを有し、FNトンネル電流を利用して当該浮遊ゲートに電子を注入する事を特徴とする請求項1万至7記載の不 40 揮発性半導体配链装置。

【請求項9】 前記電圧切り替え回路は、前記複数のセンス・ラッチ回路にラッチされたデータに基づいて、ビット線の電位を三通りに切り替える事を特徴とする請求項1万至6記載の不揮発性半導体記憶装置。

【請求項10】 前記電圧切り替え回路は、

基準電源電圧端子と、

前記基準電板電圧端子に、ソース端子が接続された第一のPMOSトランジスクと、

前記第二のラッチ手段にゲート端子が接続され、また、

(

前記第一のPMOSトランジスタのドレイン端子にソース端子が接続された第二のPMOSトランジスタと、前記第二のラッチ 子段にゲート端子が接続され、また、前記第二のPMOSトランジスタのドレイン端子に、ソース端子が接続された第一のNMOSトランジスタと、前記第一のNMOSトランジスタのソース端子に、ドレイン端子が接続された第二のNMOSトランジスタと、前記第二のNMOSトランジスタのソース端子に接続された接地端子と、

ソース端子が前記第一のPMOSトランジスタのゲート端子と前記第一のトランスファーゲートの他端に、ドレイン端子が前記第二のPMOSトランジスタのドレイン端子及び前記第三のトランスファーゲートの他端に、ゲート端子が前記第四のNMOSトランジスタのゲート端子及び前記第一のトランスファーゲートが接続されていない前記第一のラッチ・センス回路の端子に接続されている第三のPMOSトランジスタとから構成されている事を特徴とする請求項2、3、5、6 記載の不揮発性半導体記憶装置。

【請求項11】 複数の不揮発性メモリセルを含むメモリセルアレーと、前記メモリセルアレーの電流経路の一端に接続されたビット線と、前記不揮発性メモリセルの制御ゲートに接続されたワード線とを有し、前記不揮発性メモリセルのしきい電圧の範囲が第一の範囲であるか、それよりも高い第二の範囲であるかによって、データを記憶する不揮発性半導体記憶装置のベリファイ方法において、

削記複数の不僅発性メモリセルの内の一つを選択し、こ の選択された不揮発性メモリセルにデータを書き込むた めの第一の書き込み動作と、

前記選択された不揮発性メモリセルに接続された前記ワード線に判定配圧を与え、前記選択された不揮発性メモリセルに書き込まれたデータを読み出し、その不揮発性メモリセルのしきい電圧が、前記第一範囲にあるか、または、前記第二の範囲の内で前記判定電圧以上の範囲にあるか、または、前記第二の範囲の内で前記判定電圧よりも低い範囲にあるかを判別する為のしきい電圧判定動作と、

前記しきい電圧判定動作における、しきい電圧の判別に 基づいて、前記ピット線の電位を変化させる事により、 前起選択された不揮発性メモリセルにデータを書き込む 時の書き込みスピードを調節した第二の書き込み動作 と、

前記選択された不探発性メモリセルに接続された前記ワード線にベリファイ電圧を印かし、前記不與発性メモリセルのしきい電圧が正常であるか、否かを判定する為の 読み出し動作とを有する事を特徴とする不揮発性半導体 記憶装置のベリファイ方法。

【請求項12】 請求項11記載の不揮発性半導体装置 のベリファイ方法において、

(4)

特許第3414587号

7

前記読み出し動作が終了した後、前記選択された不揮発性メモリセルのしきい電圧が所定の電位以上になるまで、前記第二の書き込み動作と、前記読み込み動作を繰り返す事を特徴とする請求項11記載の不揮発性半導体装置のベリファイ方法。

【請求項13】 複数の不揮発性メモリセルを含むメモリセルアレーと、前記メモリセルアレーの電流経路の一端に接続されたビット線と、前記不揮発性メモリセルの制御ゲートに接続されたワード線とを有し、前記不揮発性メモリセルのしきい電圧の範囲が第一の範囲であるか、それよりも高い第二の範囲であるかによって、データを記憶する不揮発性半導体記憶装置のベリファイ方法において、

前記複数の不揮発性メモリセルの内の -つを選択し、この選択された不揮発性メモリセルにデータを書き込むための第一の番き込み動作と、

前記選択された不揮発性メモリセルに接続された前記ワード線にベリファイ電圧を印可して、前配不揮発性メモリセルのしさい電圧が正常または異常かを判定する為の 読み出し動作と、

前記院み出し動作後、前記不揮発性メモリセルのしきい値電圧が異常であると判定された場合に、前記選択された不揮発性メモリセルに接続された前記ワード線に判定電圧を与え、前記選択された不揮発性メモリセルに書き込まれたデータを読み出し、その不揮発性メモリセルのしきい電圧が、前記第一範囲にあるか、または、前記第二の範囲の内で前記判定電圧以上の範囲にあるか、または、前記第二の範囲の内で前記判定電圧よりも低い範囲にあるかを判別する為のしさい電圧判定動作と、

前記判定動作における、しきい電圧の判別に基づいて、 前記ピット線の電位を変化させる事により、前記選択された不揮発性メモリセルにデータを奪き込む時の書き込みスピードを調節した第二の書き込み動作とを有する事を特徴とする不揮発性半導体記憶装置のベリファイガ法。

【請求項14】 請求項13記載の不與発性半導体装置のペリファイ方法において、

前記読み出し動作が終了した後、前記選択された不揮発性メモリセルのしきい電圧が所定の電圧以上になるまで、前記しきい電圧判定動作及び前記書を込み動作及び 40 前記読み出し動作を繰り返す事を特徴とする請求項11 記載の不揮発性半導体装置のベリファイ方法。

【請求項15】 前記判定電圧が、前記ベリファイ電圧 よりも小さい事を特徴とする請求項11乃至14記載の 不揮発性半導体装置のベリファイ方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本第明は、危気的に書き込み ・消去可能な不揮発性半導体記憶装置に係り、特に所望 のペリファイ判定電圧とは別の判定電圧で不揮発性メモ 50 8

リセルをグループ化し、グループ別に適切な電圧をビット線に与えて、書き込み速度を関節した不揮発性半導体 記憶装置に関する。

[0002]

【従来の技術】不揮発性半導体記憶装置は電源を切ってもメモリに智積されたデータが失われない等の利点があるため、携帯電話器やポケットベル等に衝要が大幅に増大している。電気的に一括消去可能な不揮発性半導体記憶装置であるフラッシュメモリは、2トランジスタ型のパイト型不揮発性半導体記憶装置と異なり、1トランジスタでメモリセルを構成する事が出来るので、メモリセルの占有面間を縮小する事が可能となり、大容量の磁気ディスクの代替用途が期待されている。

【0003】これらの不揮発性半導体記憶数置は、浮遊ゲートを有するMOSトランジスタからなるメモリセルをマトリクス状に配置してメモリセルを構成し、トンネル現象もしくはインパクトイオン化現象を利用して、この浮遊ゲートに選手を注入させ、MOSトランジスタのしきい値を変化させ、その変化により情報を記憶する。また、浮遊ゲートに注入された電子は、エネルギー障壁の為、浮遊ゲート内に関じこめられる。この為、一見浮遊ゲートに蓄積された情報は失われず、不揮発性記憶装置として機能する。

【0004】また、不揮発性半導体装置には、メモリセルを構成するMOSトランジスタのしきい値のレベルを高い状態(データが蓄積された状態)と低い状態(消去状態)の2値としてデータを記憶するものと、しきい値のレベルを多値(3値以上)としてデータを記憶するものとがある。

「【0005】ここでは、前者の2値記憶可能な不揮発性 半導体記憶装置をNAND型フラッシュメモリを例に取 り説明する。図14は不揮発性半導体記憶装置の主要ブ ロック図を示している。不揮発性半導体記憶装置993 は、ロウデコーダ994、カラムデコーダ995、I/ のバッファ、センスアンプブロック997、カラムゲー トトランジスタ群998、メモリセルアレー999から 構成されている。

【0006】NAND型メモリセルが行列状に配置されたメモリセルアレー999は、数千本のワード線と数千本のビット線を有している。ワード線の一端はロウデコーダ994は、外部からのアドレス信号に基づいてワード線を選択する。また、ビット線の一端はカラムトランジスタ群998は、外部からのアドレス信号に基づいてカランジスタ群998は、外部からのアドレス信号に基づいてカラムデコーダ995によりデコードされた信号を受け、選択されたビット線をセンスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。センスアンブブロック997に接続する。

【0007】次に、図15にメモリセルアレー999、 カラムゲートトランジスタ群998、カラムデコーダ、 ロウデコーダ部分の詳細図を示した。ここで、BL1~ BL4ピット線を、WL1~WL5はワード線を、99 2はNAND型メモリセルを、989は、劣き込み及び ベリファイ回路をそれぞれ示している。

【0008】図16はNAND型メモリセル992の詳 御図を示している。一つのNAND型メモリセル992 は直列に8個接続されたメモリセルMC11~MC18 から**存**成され、メモリセルMC11~MC18のそれぞ 10 れは、租子を蓄積するためのフローティングゲートを有 している。

【0009】また、直列に接続されたメモリセルMC1 ~MC18の一端は、第一の選択トランジスタSGD 1を介してピット線BL1に按続され、直列に接続され たメモリセルMC11~MC18の他端は、第二の選択 トランジスタSGS1を介して共通ソース線に接続され ている。全てのNAND型メモリセル992は以上の様 に構成されている。

【0010】また、図17はこのNAND型メモリセル 20 992の集積回路上の断面図を示している。 N型半導体 茲板(NーSUBSTRATE)にP-WELLを形成 し、このP-WELLにメモリセルMC11~MC1 8、選択トランジスタSGS1、SGD1が形成されて いる。また、これらのトランジスタのソース/ドレイン として使用する拡散層N+は隣り合うトランジスタと共 有しており、選択トランジスタSGS1の他方の拡散層 はビット線に接続されている。

【0011】次に、この不揮発性半導体記憶装置の書き 込み動作について説明する。図18 (1) はメモリセル so アレー992及び書き込み・ベリファイ回路989部分 の詳細回路図を示している。

【0012】図18に示すように、NAND型メモリセ ルアレー992の電流経路の一端がピット線BL1に接 **続され、このピット線BL1は、書き込み・ベリファイ** 回路989を介してカラムゲートに接続されている。

【0013】また、書き込み・ベリファイ回路989 は、インパータ「とクロックドインパータC」とが逆並 列接続された構成されたラッチ・センス回路989を有 している。また、ノードN1はトランジスタQ1を介し 40 てピット線BL1に接続され、トランジスタQ1のゲー ト端子には信号 0 1 が与えられる。

【0014】また、直列に接続された二つのトランジス タQ11、Q12が、ビット線BL1と高竜源電圧VD D間に接続され、トランジスタQ12のゲート端子が信 号CONに、Q11のゲート端子はノードN1とカラム ゲートにそれぞれ接続されている。

【0015】また、ピット線BLlにはトランジスタQ 9、Q10が接続され、これらのゲート端子には信号b

与えられる。

【0016】次に、不揮発性半導体記憶装賞の書き込み 動作について説明する。ここでは、メモリセルMC11 に 0 データを書き込む場合を例に取り説明する。ま ず初めに、信号RSTをハイレベル電圧(以下、Hもし くは1と書く)にし、トランジスタQ10をONする事 により、ビット錄BL1をリセットする。 次いで、信号 bPREをローレベル電瓜(以下、LもしくはO)に し、トランジスタQ9をONする事により、ビット線B L 1をVM (例えば、10V) にプリチャージする。そ の後、トランジスタQ9をOFFにして、ピット線BL 1をフローティング状態にする。

【0017】次に、強択トランジスクSGD1をONに し、選択トランジスタSGS1をOFFにする。また、 選択ワード線WL11をVpp (例えば、20V) に、 非選択ワード線WL12〜WL18をVM(例えば、1 0∨)に印可する。この為、選択トランジスタSGS l 以外は全てONとなる。

【0018】次いで、カラムゲートより套き込み信号が ラッチ回路988にラッチされ、ノードN1の運位がし となる。その後、信号φ1をHにしてトランジスタQ1 をONにすると、ピット線BL1は放電し、その電位は OVになる。

【0019】この為、非選択メモリセルMC12~MC 18の制御ゲートとドレイン間には10Vと低い電圧し か印可されないので、このメモリセルにはデータは含き 込まれないが、選択メモリセルMC11の制御ゲートと ドレイン間に20V(20V~0V)と高い電圧が印可 され、このメモリセルにデータが客き込まれる。

【0020】その様子を示したものが図19である。図 19(1)に示されるように、この場合、選択メモリセ ルMC11のドレイン端子Dに0V、制御ゲートCGに 20Vが印されるので、ゲート絶縁膜990を介して、 フローティングゲートFGに電子がFNトンネル電流に より注入される。

【0021】また、図19の(2)は、メモリセルのし きい電圧の個数分布図を示している。図19(2)に示 されるように、フローティングゲートに電子が注入され ると、消去状態* 1* にあったメモリセルのしきい竜圧 は、しきい電圧の高い蓄積状態 0 に遷移する。

【0022】また、不揮発性半導体記憶装置に使用され る全てのメモリセルは同じ程度にしきい値が上昇するの ではなく、個々のメモリセルにより異なる。この為、蓄 積状態のメモリセルのしきい値はある個数分布を持って いる。例えば、*0*データの時のしきい値の範囲R0 を-2.5 V~-1.5 V、11 データの時のしきい 値の範囲R1を1.5V~2.5Vと仮定する。

【0023】一片、非選択メモリセルの制御ゲートとド レイン間に10Vと低い電圧しか印加されない為、辨遇 PRE(PREの反転信号を意味する)、信号RSTが 50 択メモリセルのフローティングゲートには電子は注入さ

(6)

特許第3414587号

11

れず、非選択メモリセルは 1 データのままとなる。 【0024】以上の様にして、選択メモリセルにのみデータが書き込まれ、書き込み動作が終了する。次に、メモリセルに書き込まれたデータが正常であるか否かをチェックするためのベリファイ動作について説明する。ここでは、メモリセルMC11に 0 データが書き込まれている場合を例に取り説明する。

【0025】まず初めに、信号RSTをハイレベル電圧 (以下、Hもしくは1と書く)にし、トランジスタQ1 0をONする事により、ビット線BL1をリセットす る。次いで、信号bPREをローレベル電圧(以下、し もしくは0)にし、トランジスタQ9をONする事によ り、ビット線BL1をVcc(例えば、5V)にプリチャージする。その後、トランジスタQ9をOFFにし て、ビット線BL1をフローティング状態にする。

【0026】次に、選択トランジスタSGD1及びSGS1をONにする。また、選択ワード線WL11をベリファイ電圧Vvfy(例えば、1.5V)に、非選択ワード線WL12~WL18をVcc(例えば、5V)に印可する。

【0027】ここで、選択メモリセルのしきい電圧が、ベリファイ電圧Vvfyよりも低い場合、このメモリセルはONして、ビット線BL1の電位はHからLに放電する。また、選択メモリセルのしきい電圧が、ベリファイ電圧Vvfyよりも高い場合、このメモリセルはOFFして、ピット線BL1の電位はHのままで放電しない。

【0028】以上をまとめたものが図20(1)である。ノードN1の電位が0の時、選択メモリセルに 0°データが書き込まれ、この状態でベリファイを行 30 うと、高電位(Vcc)にプリチャージされたビット線 BL1の電位は、選択メモリセルのしきい値によって、GND(0V)に放電するかHのままで放電しないかが 決定される。

【0029】一方、ノードN1の電位が1の時、選択メモリセルは 1"データのままで、この状態でベリファイを行うと、高電位にプリチャージされたビット線BL1は放電せず、高電位のままである。このビット線BL1の電位の変化を感知する事により、選択メモリセルに書き込まれたデータが正常であるか否かを判別する。この判別によって、選択されたメモリセルに書き込まれたデータが正常なら終了し、異常ならもう一度、データを書き込む。

【0030】この一連のシーケンスを示したものが図20(2)である。図20(2)に示すように、不押発性 半導体記憶装置にアドレス・デークが入力され、このア ドレス・データに基づいてメモリセルを選択する(過程 1)。その後、選択されたメモリセルにデータを書き込 み(過程2)、書き込まれたデータが正常であるか否か を判定するベリファイ動作(過程3)を行う。 12

【0031】このベリファイ動作の結果を受け、正常ならぱ一速の動作が終了(過程4)する。一方、異常ならば再度、このメモリセルにデータを答き込み、ベリファイの結果が正常になるまで、この動作を繰り返す。以上の様に、書き込み及びベリファイ動作が終了する。

【0032】以上の動作が終了すると、不揮発性メモリに含き込まれたデータは正常な値になり、しきい値電圧がR0の範囲(この場合、 $1.5V\sim2.5V$)の範囲に分布する事になる(図19参照)。

[0033]

【発明が解決しようとする課題】前述の様に、しきい電圧はある分布幅を有しているが、次に、そのしきい電圧の分布幅と、不揮発性半導体記憶装置の誤動作について説明する。図16におけるメモリセルMC11が書き込み状態(*0*データ)で、メモリセルMC12のデータを読み出す場合を考える。上記において説明したように、データを読み出す場合、選択ワード線(この場合、WL12に相当する)に読み出し電圧、例えば0Vを印加し、非選択ワード線WL11、WL13~WL18、WL1S、WL1Dに5Vを印加する。すなわち、選択メモリセルMC12以外は全てONになる。

【0034】この状態で、選択メモリセルMC12のしきい電圧により、選択メモリセルMC12がONするかOFFするか決定される。選択メモリセルMCl2がONすると、メモリセル992内の素子は全てONになり、ビット線BL1はVSに接続される。また、選択メモリセルMC12がOFFすると、メモリセル992の電流経路は遮断される。

【0035】図21に、しきい電圧の個数分布図を示した。しきい電圧の分布幅Rは広い場合、もし、メモリセルMC11のしきい電圧が5V以上の時、メモリセルMC1はONせず、OFFとなる。この為、データを読み出すべきメモリセルMC12のしきい程圧の如何を問わず、メモリセル992の電流経路は遮断されてしまい、当該不揮発性半導体記憶装置は正常に動作しなくなる。従って、分布幅Rが広いと不揮発性半導体記憶装置の信頼性が低下してしまう。

【0036】また、従来において分布幅を狭くするには、小刻みに書き込みとベリファイを行わなければず、書き込み時間が長くなってしまう。本発明は、以上の様な問題を考慮されてなされたものであり、書き込み時間をそれほど増加させる事無く、しきい値電圧の分布幅を狭くし得る不揮発性半導体記憶装置を提供する事を目的とする。

[0037]

特許第3414587号

13

て、前記ピット線の電位を切り替える為の電圧切り替え 回路と、前記不揮発性メモリに書き込まれたデータをペ リファイする時、前記不揮発性メモリセルに書き込むた めのデータに応じて、前記ピット線の電位を強制的にハ イレベル電位にする為のバイパス回路とを有する事を第 一の特徴とする。

【0038】また、本発明にかかる不揮発性半導体記憶 装置のベリファイ方法において、複数の不揮発性メモリ セルの内の一つを選択し、この選択された不揮発性メモ リセルにデータを書き込むための第一の書き込み動作 と、前配選択された不揮発性メモリセルに接続された前 記ワード線に判定電圧を与え、前記選択された不揮発性 メモリセルに套き込まれたデータを読み出し、その不揮 発性メモリセルのしきい電圧が、消去状態に範囲にある か、または、書き込み状態の範囲内で、判定電圧以上の 範囲にあるか、または、皆き込み状態の範囲内で判定館 圧よりも低い範囲にあるかを判別する為のしきい電圧判 定動作と、前記しきい電圧判定動作における、しきい電 圧の判別に基づいて、前記ピット線の電位を変化させる 事により、前記選択された不揮発性メモリセルにデータ 20 を書き込む時の書き込みスピードを調節した第二の書き 込み動作と、前記選択された不揮発性メモリセルに接続 された前記ワード線にベリファイ電圧を印かし、前記不 **揮発性メモリセルのしきい電圧が正常であるか、否かを** 判定する為の読み出し動作とを有する事を第一の特徴と

【0039】本発明は、書き込み動作後に、しきい電圧が、消去状態の範囲にあるか、または、書き込み状態の範囲内で判定電圧以上の範囲にあるか、または、書き込み状態の範囲内で判定電圧よりも低い範囲にあるかを判30別する為のしきい電圧判定動作とを有し、その判定結果に基づいてビット線に印加する電圧を最適にし、その次の書き込み動作の際の書き込み速度を調節する事により、しきい電圧の分布幅を狭くしている。本発明は、以上の様に構成されるので、書き込み時間の増大を抑制し、前記不揮発性メモリセルのしきい値の分布幅を狭くする事が可能となる。

[0040]

【発明の実施の形態】次に、本発明にかかる第一の実施 形態を図を用いて詳細に説明する。不揮発性半導体配態 40 装置の概略図は図14に、メモリセル部分の拡大図は図 15に、NAND型メモリセルは図16に、既に示した 通りである。

【0041】また、図1は本発明に係る不揮発性半導体記憶装置の概略図である。図1に示される様に、本発明に係る不揮発性半導体記憶装置は、メモリセル、第一センス・ラッチ回路、第二のセンス・ラッチ回路、電圧切り換え回路、バイパス回路から構成される。

【0042】メモリセルに接続されたビット線BLiは 第一センス・ラッチ回路に按続される。この第一のセン 50 1

ス・ラッチ回路は、メモリセルに書き込む為のデータ、 及びメモリセルから読み出されたデータをラッチする為 のもので、メモリセルからデータを読み出す際には、セ ンスアンプとしても作用する。

【0043】また、ビット線BLiに接続された第二センス・ラッチ回路は、設み出し動作の際に、メモリセルから読み出されたデータをラッチするためののもで、センスアンブとしても動作する。また、第二のセンス・ラッチ回路は、第一のセンス・ラッチ回路と異なり、密き込み動作の時には使用されない。

【0044】また、同じくビット線BLiに接続された 電圧切り換え回路は、第一及び第二のセンス・ラッチ回 路にラッチされた情報に応じて、ビット線BLiの電位 を切り換えるためのものである。

【0045】また、バイパス回路は、不揮発性メモリに 書き込まれたデータをベリファイする時、不揮発性メモ リセルの書き込みデータが 1" (消去状態)の場合、 ビット線の電位を強制的にハイレベル電位にする為のも のである。

【0046】次に、図2に、本発明にかかる不揮発性半導体記憶装置の詳細回路図を示した。図2に示した様に、メモリセルアレー100は不算発性メモリセルの電流経路が直列に接続されており、その両わきに選択トランジスタSGD、SGSとが接続され、当該メモリセルアレー100は、選択トランジスタSGDを介してビット線BLiに接続されている。

【0047】第一のセンス・ラッチ回路110は、逆択トランジスタQ1を介してそれぞれビット線BLiに接続されており、逆並列接続されたインバータ130とクロックドインバータ140とから構成される。第二のセンス・ラッチ回路も同様の構成となっている。また、クロックドインバータ140、160には、それぞれ制御信号bLAT1、bLAT2が供給される。

【0048】館圧切り換え回路160は、トランジスタQ8と、参照電圧VrefとGND間に直列に接続された4個のトランジスタQ4、Q5、Q6、Q7から解成されて、トランジスタQ4のゲート端子はノードbN1(N1の反転電位を意味する)に、トランジスタQ7のゲート端子はノードN1に接続されている。

【0049】また、トランジスタQ8のゲート端子はノードりN1に、ドレイン端子はノードN3に、ソース端子はノードN1にそれぞれ接続されている。またノードN3は選択トランジスタQ3を介してビット線BLiに接続されている。

【0050】また、バイバス回路170は、電流経路は 直列接続されたトランジスタQ11、Q12から構成さ れて、トランジスタQ11のゲート端子はカラムゲート とノードN1に接続されている。また、トランジスタQ 12のゲート端子には信号CONが供給される。

【0051】また、図2に示したメモリセルアレー10

(8)

特許第3414587号

15

0に示したように、本実施形態はNAND型メモリセル アレーを例に取っている。次に、図3に本実施形態に使 用するプログラムシーケンスを示した。

【0052】図3に示すプログラムシーケンスのアドレス・データ入力動作において、カラムゲートを介して、ラッチ・センス回路110にデータ書き込み用の所定の電位をラッチする。

【0053】次に、1回日のプログラム動作において、ラッチ・センス回路110にラッチされた電位に基づいて、選択メモリセルにデータを書き込む。次いで、しきい値リード動作において、前述の1回目のプログラム動作で書き込まれたメモリセルのしきい値電圧の状態に応じて、ビット線の電位が変化する。そのピット線の電位をラッチ・センス回路120、120にラッチされたデータに基づいて、前記選択メモリセルのしきい電圧の状態を、3つの状態(*1*データ書き込み状態、書き込み状態であるが十分書き込まれていない状態、十分書き込まれている状態)に分類する。

【0054】次に、二向目のプログラム動作(図3には、単に、プログラムと記載)において、選択メモリセルが、前述の3つの状態の内のどの状態にあるかに応じて、電圧切り換え回路160がビット線を、所定の電位に充電する。このビット線の電位の応じて、選択メモリセルに再度データを寄き込む。この客き込みの際、選択メモリセルの3の状態に応じて、書き込みスピードが調節され、選択メモリセルのしきい電圧の幅を縮める事が出来る(詳細は後述する)。

【0055】次に、ベリファイ動作において、選択メモリセルのしきい賃圧が正常であるか否かを判定し、正常 30 ならば一連のシーケンスは終了する。選択メモリセルのしきい電圧が異常ならば正常になるまでプログラム、ベリファイ動作を繰り返す。

【0056】状に、図3に示した一連のプログラムシーケンスを図2を参照しながら、より詳細に説明する。また、通常、不揮発性半導体記憶装置においては、メモリセルのしきい電圧が低い状態を消去状態(*1*データ)と、しきい電圧が高い状態を書き込み状態(*0*データ)という。ここでは、全てのメモリセルMC0~MC15は消去状態、すなわち、*1*データにあるともの仮定する。また、以降の説明では、メモリセルMC15にデータを書き込む場合を例に取り説明する。

【0057】まず初めに、アドレス・データ入力動作について説明する。図2に示される不揮発性半導体記憶装置に入力されたアドレスデータに応じて、ワード線が選択される。ここでは、ワード線WL15が選択されたものと仮定する。また、カラムゲートを介して、ラッチ・センス回路110に、所定の電位がラッチされる。

* 0 データ書き込みの場合、ノードN1にローレベル 電位(L)が保持される。 16

【0058】 次に、一回目の書き込み動作について説明する。信号RSTをハイレベル電圧(以下、Hと言う)にし、トランジスタQ10をONにして、ピット線BLiをリセットする。すわわち、GND電位にする。次に、信号bPREをしにして、トランジスタQ9をONにして、ピット線を書き込み禁止電圧VM1(例えば、10V)にプリチャージし、その後トランジスタQ9をOFFにする。

フッチ・センス回路110にラッチされた電位に基づい て、選択メモリセルにデータを書き込む。次いで、しき 10 ハイレベル電圧VM2(例えば、12V)を印加して、 い値リード動作において、前述の1回目のプログラム動 作で書き込まれたメモリセルのしきい値電圧の状態に応 じて、ビット線の電位が変化する。そのピット線の電位 をラッチ・センス回路120でセンスし、ラッチする。 【0059】また、非選択ワード線WL0~WL14に ハイレベル電圧VM2(例えば、12V)を印加して、 それらをONにする。また、選択トランジスタSGDをONの状態にす る。また、選択ワード線WL15に書き込み電圧(例え は、20V)を印加する。

> 【0060】次いで、信号。1をIIにしてトランジスタ Q1をONにする。すると、ノードN1がビット線BL iに接続される。この時、ノードN1の電位はLなの で、ビット線BLiの電位はHからLに放電する。

【0061】ビット線BLiが放電し、Lになると、選択メモリセルMC15のチャネル部分とゲート端子(選択ワード線WL15に接続された端子)間に20Vの電位差が発生する。この為、選択メモリセルMC15のフローティングゲートに電子が注入され、データが書き込まれる。言い換えれば、選択メモリセルMC15のしきい電圧が上昇し、*0*データになる。

【0062】また、非選択メモリセルMC0~MC14のチャネル部分とゲート端子(非選択ワード線WL0~WL14に接続された端子)間には、12Vの電位差しか発生しない。この為、非選択メモリセルMC0~MC14のフローティングゲートには電子が注入されず、データは書き込まれない。言い換えれば、選択メモリセルMC0~MC14のしきい電圧はそのままで、*1*データを保持する。以上で図3における一回目のプログラムが終了する。

【0063】次に、しきい値リード動作(しきい竜圧制定動作)について説明する。信号RSTをHにし、トランジスタQ10をONにして、ピット練BLiをリセットする。すわわち、GND配位にする。次に、信号bPREをLにして、トランジスクQ9をONにして、ビット線をVcc(例えば、5V)にプリチャージし、その後トランジスタQ9をOFFにして、ビット線の電位をフローティング状態にする。

【0064】また、非選択ワード線WL0~WL14に Vcc (例えば、5V)を印加して、それらをONにす る。また、選択ワード線WL15にしきい傾判定電圧V Lを印加する。また、選択トランジスタSGS、SGD をON状態にする。

【0065】また、上記の1回目のプログラム動作にお いて、選択メモリセルMC15のしきい電圧は上昇して 50 おり、しきい値判定電圧VLは、しきい値分布の中心に

特許第3414587号

17

なるように設定する(この設定方法は後述する)。ここで、*0*データの内で、しきい値判定電圧VLよりも高い領域を領域L2、低い領域を領域L1と定義する(図4参州)。

【0066】1回日のプログラム動作において、データが書き込まれた選択メモリセルMC15のしきい選圧が領域L1にある場合を考える。選択ワード線WL15の電位VLは、しきい電圧よりも高いので、選択メモリセルMC15はONし、ビット線BLiはHからLに放電する。また、ビット線BLiが放電するのに必要な時間10待った後、bLAT2=Lでクロックドインパータ160を不活性化し、信号は2をHにして、トランジスタQ2をONする。すると、ビット線BLiとノードN2が接続される。

【0067】次いで、bLAT2=Hでクロックドインパータ160を活性化して、センス・ラッチ间路120のノードN2に、しきい値リードの結果をラッチする。この場合、ピット線BLiはLに放電しているので、ノードN2にLがラッチされる事になる。また、ノードN1の単位は、前述の音き込み状態のままのLの状態になっている。以上の様にして、しきい値リード動作が終了する(図3参照)。

【0068】次に、前述の1回目のプログラム動作と、しきい値リード動作の後のノードN1及びN2の電位の状態をまとめたものを図5に示した。図5に示すように、1回目のプログラム動作において、ノードN1=Lとして、選択メモリセルMC15に 0" データを書き込む。また、その後のしきい値リード動作において、**0" データが書き込まれた選択メモリセルのしきい電圧がL1の領域にある場合、ノードN2の電位がLとな 30

【0069】また、 0° データが寄き込まれた選択メモリセルのしきい電圧がL2の領域にある場合、しきい値判定電圧VLは、領域L2よりも低いので、選択メモリセルMC15はONしない。従って、ビット線BLiは放電しないので、ノードN2の電位はHとなる。

る事は、前述した通りである。

【0070】また、1回目のプログラム動作において、 選択メモリセルMC15にデータを書き込まない時は、 ノードN1の単位をHにする。また、その後のしきい値 リード動作において、ノードN2に保持される電位は、 メモリセルのしきい値により、LかHのどちらかになる。

【0071】以上の様にして、二つのノードN1、N2に保持される電位により、プログラム動作後のメモリセルの状態を、*1*データ書き込み状態(L3)、書き込み状態であるが十分書き込まれていない状態(L

1)、十分沓き込まれている状態(L 2)の3つに分類 する事が出来る。

【0072】次に、2回目のプログラム動作について説 9Vと電灯 切する。いま、一回目のプログラムでデータが音き込ま 50 遅くなる。 18

れたメモリセルMC15のしきい電圧が領域L1にある 場合、領域L1は、前述した様に、データが含き込まれ ているが、十分に含き込まれていない状態を示してい る。従って、選択メモリセルに再度含き込みを行い、十 分に書き込まれた状態(VLよりも高い領域)にする必 要がある。

【0073】また、一回日のプログラム後のメモリセルMC15のしきい電圧が領域L2にある場合、領域L2は、前述した様に、データが十分に書き込まれている状態を示している。従って、この状態のメモリセルには、あまり書き込みを行いたくない。すわわち、書き込み速度を遅くしたい。

【0074】また、一回目のプログラム後のメモリセルMC15のしきい電圧が領域Lに3ある場合、領域L3は、前述した様に、*1*データを含き込み状態を示している。従って、この状態のメモリセルには、これ以上、寄き込みを行いたくない。

【0075】以上の様に、1回目のプログラム後のメモリセルの状態(L1、L2、L3)によって、含さ込むスピードを制御しなければならない。本発明では、ノードN1、N2の確位に応じて、電圧切り換え回路160によりビット線の電位を制御し、舎き込みスピードを制御している。

【0076】以下に、書き込み速度の制御方法を説明する。ここで、1回目のプログラム後のメモリセルMC15のしきい電圧が領域L1にある場合を例に取り説明する。この場合、図5に示した様に、1回目のプログラム、しきい値リード動作後のノードN1、N2の電位はそれぞれL、Lに設定されている。このとき、ノードトN1、bN2はHなので、電圧切り換え回路160内のトランジスタQ4、Q5はON、トランジスクQ6、Q8はOFFとなる。この為、ノードN3の電位はGNDとなる。その後、信号φ3によりトランジスタQ3をONにする事により、ピット線を駆動する。すると、選択メモリセルに20V(20V-0V)が印可され、再度署き込みが行われる。

【0077】また、1回目のプログラム後のメモリセル MC15のしきい電圧が領域L2にある場合、図5に示した様に、1回目のプログラム、しきい値リード動作後のノードN1、N2の電位はそれぞれL、Hに改定されている。このとき、ノードbN1、bN2は、それぞれH、Lなので、電圧切り換え回路160内のトランジスタQ6、Q7はON、トランジスタQ5、Q8はOFFとなる。この為、ノードN3の電位はVref(例えば、1V)となる。その後、信号ゅ3によりトランジスタQ3をONにする事により、ビット線を充電する。すると、選択メモリセルに19V(20V-1V)が印可され、再度書き込みが行われる。しかし、この時は、19Vと電圧が低くなっているので、当き込みスピードは遅くなる。

(10)

特許第3414587号

19

【0078】また、1回日のプログラム後のメモリセル MC15のしきい電圧が領域L3にある場合、図5に示 した様に、1回目のプログラム、しきい値リード動作後 のノードN1、N2の電位は、それぞれH、*に設定さ れている(ただし、*は日またはLのどちらかを意味す る)。このとき、ノードbN1はLなので、電圧切り換 え回路160内のトランジスクQ8がONとなる。この 為、ノードN3の電位はノードN1と同電位になる。す なわち、ノードN3の電位は、VM1となる。信号ø3 によりトランジスタQ3をONさせる事により、ビット 10 線をVM1 (害き込み禁止電圧) に充電する。

【0079】図5に、充電されたピット線の電位と、ノ ードN1、N2の関係を示した。図5示されるように、 データが書き込まれたメモリセルのしきい竜圧がL1、 L2、L3の領域の時、ビット線の電位を、それぞれG ND、Vref、VM1に設定する。ここで、GNDは OV、Vref (参照電圧) は1V、VM1 (告き込み 禁止電圧) は10 Vとする。

【0080】以上の様にして、しきい値リードの結果に 応じてビット線を充電し、選択メモリセルMC15に2 20 四目の書き込みが行われる。この2回目の書き込み動作 においては、選択メモリセルMC15のしきい値の状態 に応じてビット線の電位を最適にしているので、選択メ モリセルMC15の番き込み速度を調筋する事が出来

【0081】次に、ベリファイ動作について説明する。 信号RSTをHにし、トランジスタQ10をONにし て、ビット線BLiをリセットする。すわわち、GND 電位にする。次に、信号bPREをLにして、トランジ スタQ9をONにして、ビット線をVcc (例えば、5 xo V) にプリチャージし、その後トランジスタQ9をOF Fにして、ビット線の電位をフローティング状態にす る。

【0082】また、非選択ワード線WL0~WL14に Vcc(例えば、5V)を印加して、それらをONにす る。また、選択ワード線WL15にベリファイ電圧Vv f yを印加する。また、選択トランジスタSGS、SC DをON状態にする。また、ベリファイ電圧Vvlyは しきい値判定電圧VLよりも大きいとする。

【0083】選択ワード線WL15の電位Vv[yが、 選択メモリセルMC15のしきい電圧よりも高い場合、 ビット線はHからLに放電し、選択メモリセルMC15 のしきい電圧よりも低い場合、ビット線はHのままであ る。

【0084】ピット線が放電するのに必要な時間待った 後、bLATi=Lでクロックドインバータ140を不 活性化し、信号φ1をHにして、トランジスタQ1をO Nする。すると、ピット線BLiとノードNlが接続さ れる。

20

パータし40を活性化して、センス・ラッチ回路110 のノードN1に、ベリファイの結果をラッチする。ただ し、しきい値リード動作と少し異なり、ベリファイ動作 では選択メモリセルMC15に" 1′ データを書き込む 場合、センス・ラッチ回路110のノードN1をHに保 持しなければならないので、ノードNI=Hでトランジ スクQ I 1をONし、信号CON=HでトランジスタQ 12をONする。この為、ビット線の電位をブルアップ して、ノードN1の電位をHに保持させている。

【0086】また、このラッチした結果が正常ならば一 連のプログラムシーケンスは終了する。結果が異常なら ば、結果が正常になるまで書き込み、ベリファイ動作を 繰り返す。以上で、図3に示される一速のプログラムシ ーケンスが終了する。

【0087】次に、図3に示されるプログラムシーケン スにおける選択メモリセルMC15のしきい電圧の変化 を図6に示した。縦軸にしきい電圧、横軸に時間を取っ ている。

【0088】図6に示される様に、1回目のプログラム 後の選択メモリセルのしきい電圧の分布範囲がR1(時 間 t 1) であるとする。前述した様に、その後のしきい 値リード動作により、しきい値が、しきい値判定電圧V Lより高いか、低いかにより領域L2とL1に分別す る。この分別に基づいて、選択メモリセルへの書き込み 速度を制御して、二回目の書き込みを行う。二回目の書 き込み動作終了後の時間を t 2とする。この際、領域L 1にあるメモリセルのしきい電圧は、ほぼ線形に増加す る。しかし、十分に書き込まれている状態の領域L2の メモリセルのしきい電圧は、舌き込み速度を遅くして去 き込んでいるので、傾きは鈍くなる。

【0089】この傾きの違いの為、二回目の書き込み動 作後のしきい値の分布幅R2を、一回目の書き込み動作 後のしきい値の分布幅R1よりも狭くする事ができる。 また、領域L1内のしきい世圧を有するメモリセルと、 領域L2内のしきい電圧を有するメモリセルの、2回目 の音き込み後のしきい電圧の分布範囲がR2で一致する 様に、前述の参照電圧Vrefを最適にする(最適な設 定の方法は後述する)。

【0090】二回目の書き込みが終わると、図3に示し た様に、しきい電圧の値が正常、すなわち、しきい電圧 がペリファイ電圧Vvfyを越えるまで、ベリファイ、 杏き込み動作を繰り返す。 図 6 においては、時間 t n、 範囲Rnに相当する。

【0091】次に、VLとVェロチの設定方法について 説明する。 1 回月のプログラム後、しきい値リードを行 い、分布の中心VLと分布幅R1を求める。そして、2 回目のプログラムでVPPを印加してVL-1/2 imes R1から、範囲R2の下端であるVTH2まで書き込む。 【0092】次に、2回目のプログラムでVPP-Vr 【0085】次いで、bLAT1=Hでクロックドイン 50 e f を印加してVLからVTH2まで書き込まれないよ

(11)

特許第3414587号

21

うなVrefを求める。以上の事を書き込み速度の異な るチップに対して行い、VLとVrefの対応表を作っ ておく。

【0093】テスト時には、一回目のプログラム後、し きい値リードを行い、分布の中心にVLを改定し、Vr efは前記の対応表からもとまる。また、VLVrcf が所定の電圧になるようにFuse Blowする。

【0094】更に、図3に示されるプログラムシーケン スのタイミングチャートを図8に示した。図8には、ア ドレス・データ入力動作、1回目プログラム動作、しき 10 い値リード動作、2回目プログラム動作、ベリファイ動 作、3回目プログラム、ベリファイ動作のタイミングチ ャートを示している。この場合、一回目のベリファイの 結果が異常で、二回目のペリファイの結果が正常にな り、…速のプログラムシーケンスが終了している。

【0095】本実施形態は、こつのセンス・ラッチ回路 によりラッチされたデータに基づいて、ビット線を充電 し、その後の書き込み動作の際の書き込みスピードを制 御する事により、杏き込み時間をそれほど増加させる事 無く、しきい値電圧の分布幅を狭くする事が出来る。こ 20 の結果、不揮発性半導体記憶装置の誤動作を抑制する事 ができる。

【0096】また、参照電圧VrefとGND間に接続 されたトランジスタQ4、Q5、Q6、Q7は同時にO Nせず、貫通電流は流れないので、消費電力の増大はな い。次に、本発明にかかる第二の実施形態を図を用いて 詳細に説明する。不揮発性半導体記憶装置の概略図は図 14に、メモリセル部分の拡大図は図15に、NAND 型メモリセルは図16に、既に示した通りである。

【0097】また、図9は本発明に係る不揮発性半導体 30 記憶装置の概略図である。図9に示される様に、本発明 に係る不揮発性半導体記憶装置は、メモリセル、第一セ ンス・ラッチ回路、第二のセンス・ラッチ回路、電圧切 り換え回路から構成される。ただし、第一、第二センス ・ラッチ回路は強制反転型となっている。また、説明を 簡単にする為に第一の実施形態と同じ部分に関しては、 同じ記号を使用する。

【0098】メモリセルに接続されたビット線BLiは 第一センス・ラッチ回路に接続される。 この第一のセン ス・ラッチ回路は、メモリセルに書き込む為のデータ、 及びメモリセルから読み出されたデータをラッチする為 のもので、メモリセルからデータを読み出す際には、セ ンスアンプとしても作用する。

【0099】また、ビット線BLiに接続された第二セ ンス・ラッチ回路は、読み出し動作の際に、メモリセル から読み出されたデータをラッチするためのもので、セ ンスアンプとしても動作する。また、第二のセンス・ラ ッチ回路は、第一のセンス・ラッチ回路と異なり、含含 込み動作の時には使用されない。

電圧切り換え回路は、第一及び第二のセンス・ラッチ回 路にラッチされた情報に応じて、ピット線BLiの電位 を切り換えるためのものである。

【0101】次に、図10に、本発明にかかる不揮発性 半導体記憶装置の詳細回路図を示した。図10に示した 様に、メモリセルアレー100は不揮発性メモリセルの 電流経路が直列に接続されており、その向わきに選択ト ランジスタSGD、SGSとが接続され、当該メモリセ ルアレー100は、選択トランジスタSGDを介してビ ット線BLiに接続されている。

【0102】第一のセンス・ラッチ回路110は、選択 トランジスタQ1を介してそれぞれピット線BLiに接 統されており、逆並列接続されたインパータ130、2 30とから構成される。

【0103】また、ノードbNIとGNDとの間にトラ ンジスタQ21、Q22の電流経路が直列に接続され、 トランジスタQ21のゲート端子には制御信号しAT1 が供給され、Q22のゲート端子はピット線と接続され ている。第二のセンス・ラッチ回路も同様の構成となっ ている。

【0104】電圧切り換え回路160は、トランジスタ Q8と、参照電圧VrelとGND間に直列に按続され た4個のトランジスタQ4、Q5、Q6、Q7から構成 されて、トランジスタQ4のゲート端子はノードbN1 (N1の反転電位を意味する)に、トランジスタQ7の ゲート端子はノードN1に接続されている。

【0105】また、トランジスタQ8のゲート端子はノ ードbN1に、ドレイン端子はノードN3に、ソース端 子はノードN1にそれぞれ接続されている。 またノード N3は選択トランジスタQ3を介してピット線BLiに 接続されている。

【0106】また、図10に示したメモリセルアレー1 00に示したように、本実施形態はNAND型メモリセ ルアレーを例に取っている。次に、図11に本実施形態 に使用するプログラムシーケンスを示した。

【0107】図11にポオプログラムシーケンスのアド レス・データ入力動作において、カラムゲートを介し て、ラッチ・センス回路110にデータ書き込み用の所 定の電位をラッチする。

【0108】次に、1回目のプログラム動作(図11に おける、Program) において、ラッチ・センス回 路110にラッチされた電位に基づいて、選択メモリセ ルにデータを書き込む。

【0109】次に、ベリファイ動作において、選択メモ リセルのしきい電圧が正常であるか否かを判定し、正常 ならば一連のシーケンスは終了する。選択メモリセルの しきい電圧が異常ならば、カウンターNを増加させる。

【0110】次いで、しきい値リード動作において、前 述のプログラム動作で書き込まれたメモリセルのしきい 【0100】また、同じくビット線BLiに按続された 50 値電圧の状態に応じて、ビット線の電位が変化する。そ

のビット線の電位をラッチ・センス回路120でセンス し、ラッチする。この際、ラッチ・センス回路110、 120にラッチされたデータに基づいて、前記選択メモ リセルのしきい電圧の状態を、3つの状態(*1*デー タ番き込み状態、巻き込み状態であるが十分巻き込まれ ていない状態、十分巻き込まれている状態)に分類す る。

【0111】 次に、二回目のプログラム動作において、 選択メモリセルが、前述の3つの状態の内のどの状態に あるかに応じて、電圧切り換え回路160がピット線 を、所定の電位に充電する。このピット線の電位に応じ て、選択メモリセルに再度データを書き込む。この書き 込みの際、選択メモリセルの3つの状態に応じて、書き 込みスピードが調節され、選択メモリセルのしきい電圧 の幅を縮める事が出来る。

【0112】次に、図11に示した一連のプログラムシーケンスを図10を参照しながら、より詳細に説明する。また、通常、不揮発性半導体記憶装置においては、メモリセルのしきい電圧が低い状態を消去状態(*1*データ)と、しきい電圧が高い状態を書き込み状態(*0*データ)という。ここでは、全てのメモリセルMC0~MC15のは消去状態、すなわち、*1*データにあると仮定する。また、以降の説明では、メモリセルMC15にデータを書き込む場合を例に取り説明する。

【0113】まず初めに、アドレス・データ入力動作について説明する。図10に示される不揮発性半導体記憶装置に入力されたアドレスデータに応じて、ワード線が送択される。ここでは、ワード線WL15が選択されたものと仮定する。また、カラムゲートを介して、ラッチ 30・センス回路110に、所定の電位がラッチされる。この場合、ノードN1にローレベル電位(L)が保持される。

【0114】次に、一回日の書き込み動作について説明する。信号RSTをハイレベル電圧(以下、Hと言う)にし、トランジスタQ10をONにして、ピット線BLiをリセットする。 すわわち、GND電位にする。 次に、信号bPREをしにして、トランジスタQ9をONにして、ピット線を書き込み禁止電圧VM1(例えば、10V)にプリチャージし、その後トランジスタQ9を 40 OFFにする。

【0115】また、非選択ワード線WL0~WL14にハイレベル電圧VM2(例えば、12V)を印加して、それらをONにする。また、選択トランジスタSGSをOFFに、選択トランジスクSGDをONの状態にする。また、選択ワード線WL15に書き込み電圧(例えば、20V)を印加する。

【0116】次いで、信号も1をHにしてトランジスタ Q1をONにする。すると、ノードN1がビット線Bし iに按続される。この時、ノードN1の電位はしなの 2

で、ビット線Bしiの電位はIIからしに放電する。

【0117】ビット線BLiが放電し、Lになると、選択メモリセルMC15のチャネル部分とゲート端子(選択ワード線WL15に接続された端子)間に20Vの電位差が発生する。この為、選択メモリセルMC15のフローティングゲートに電子が注入され、データが審さ込まれる。言い換えれば、選択メモリセルMC15のしきい電圧が上昇し、*0°データになる。

【0118】また、非選択メモリセルMC0~MC14のチャネル部分とゲート端子(非選択ワード線WL0~WL14に按統された端子)間には、12Vの電位差しか発生しない。この為、非選択メモリセルMC0~MC14のフローティングゲートには電子が注入されず、データは書き込まれない。含い換えれば、選択メモリセルMC0~MC14のしきい電圧はそのままで、*1"データを保持する。以上で図3における一回日のプログラムが終了する。

【0119】次に、ベリファイ助作について説明する。 信号RSTをHにし、トランジスタQ10をONにし て、ビット線BLiをリセットする。すわわち、GND 性位にする。次に、信号bPREをLにして、トランジ スタQ9をONにして、ビット線をVcc (例えば、5 V)にプリチャージし、その後トランジスタQ9をOF ドにして、ビット線の電位をフローティング状態にす る。

【0120】また、非選択ワード線WL0~WL14に Vcc(例えば、5V)を印加して、それらをONにする。また、選択ワード線WL15にベリファイ電圧Vv 「yを印加する。また、選択トランジスタSGS、SG DをON状態にする。また、ベリファイ電圧Vv「yは しきい傾判定電圧VLよりも大きいとする。

【0121】選択ワード線WL15の単位Vvfyが、 選択メモリセルMC15のしきい電圧よりも高い場合、 ビット線はHからLに放電し、選択メモリセルMC15 のしきい電圧よりも低い場合、ビット線はHのままである。

【0122】ビット線が放電するのに必要な時間待った後、信号LAT1をHにして、トランジスタQ21をONして、ビット線の電位をラッチする。ここで、信号ø1はLのままである。

【0123】この時、"1°データ書き込み状態でノードN1がHの場合は、ビット線BLiのH/Lに関わらずノードN1はHを保持する。これは図2でCON=Hでビット線をプルアップしてノードN1をIIに保持するのと同じ効果である。

【0124】また、*0*データ書き込み状態でノードN1がLの場合は、ビット線がLの時ノードN1はLを保持し、ビット線がHの時ノードN1はHに強制反転される。

50 【0125】また、このラッチした結果が正常ならばー

連のプログラムシーケンスは終丁する。 結果が異常なら ば、カウンターNを1増加させる。次に、しきい値リー ド動作(しきい電圧判定動作)について説明する。

【0126】信号RST及びφ2をHにし、トランジス タQ10、Q2をONにして、ピット練BLiをリセッ トする。すわわち、GND電位にする。ここで、ノード N2の電位もGNDとなる。

【0127】次に、信号bPREをしにして、トランジ スタQ9をONにして、ピット線をVcc (例えば、5 V) にプリチャージし、その後トランジスタQ9をOF 10 Fにして、ビット線の電位をフローティング状態にす

【0128】また、非選択ワード線WL0~WL14に Vcc (例えば、5V) を印加して、それらをONにす る。また、選択ワード線WL15にしきい値判定電圧V Lを印加する。また、選択トランジスタSGS、SGD をON状態にする。

【0129】ここで、"0"データの内で、しきい値判 定電圧VLよりも高い領域を領域L2、低い領域を領域 L1と定義する(図4参照)。 1回日のブログラム動作 20 において、データが書き込まれた選択メモリセルMCl 5のしきい電圧が傾域し1にある場合を考える。

【0130】選択ワード線WI.15の電位VLは、しき い電圧よりも高いので、選択メモリセルMC15はON し、ピット線BLiはHからLに放電する。また、ピッ ト線BLiが放電するのに必要な時間待った後、信号L AT2をHにしてトランジスタQ23をONにしてピッ ト級の電位をラッチする。ここで、信号 φ 2 は L のまま である。

【0131】いま、しきい電圧が領域し1にある場合を 30 考えているので、選択メモリセルMC15はONし、ビ ット線は放電する。この為、トランジスタQ24がOF Fし、ノードN2はLのままである。

【0132】一方、しきい電圧が領域し2にある場合、 選択メモリセルMC15はOFFし、ピット線はHに充 電されたままである。この為、トランジスタQ24が口 Nし、ノードN2はHに強制反転する。以上の助作によ り、ノードN2にしきい値リードの結果がラッチされ る。以上の様にして、しきい値リード動作が終了する (図11参照)。

【0133】次に、前述の1回目のプログラム動作と、 しきい値リード動作の後のノードN1及びN2の電位の 状態をまとめたものは、既に図5に示した。図5に示す ように、1回目のプログラム動作において、ノードN1 =Lとして、選択メモリセルMCl5に゜0°データを 書き込む。また、その後のしきい値リード動作におい て、゜0゜データが書き込まれた選択メモリセルのしき い電圧がL1の領域にある場合、ノードN2の電位がL となる事は、前述した通りである。

モリセルのしきい電圧がL2の領域にある場合、しきい 値判定電圧VLは、領域L2よりも低いので、選択メモ リセルMC15はONしない。従って、ビット線BLi は放電しないので、ノードN2の電位はHとなる。

【0135】また、1回目のプログラム動作において、 選択メモリセルMC15にデータを書き込まない時は、 ノードN1の電位をHにする。また、その後のしきい値 リード動作において、ノードN2に保持される低位はL かHのどちらかになる。

【0136】以上の様にして、二つのノードN1、N2 に保持される電位により、プログラム動作後のメモリセ ルの状態を、" 1 ^{*} データ告き込み状態(L 3)、 **音**き 込み状態であるが十分去き込まれていない状態(L 1)、十分書き込まれている状態(L2)の3つに分類 する事が出来る。

【0137】次に、2回目のプログラム動作について説 明する。いま、一回目のプログラムでデータが書き込ま れたメモリセルMC15のしきい電圧が領域L1にある 場合、領域L1'は、前述した様に、データが書き込まれ ているが、十分に書き込まれていない状態を示してい る。従って、選択メモリセルに再度書き込みを行い、十 分に書き込まれた状態 (VLよりも高い傾城) にする必 要がある。

【0138】また、一回目のプログラム後のメモリセル MC15のしきい電圧が領域L2にある場合、領域L2 は、前述した様に、データが十分に書き込まれている状 態を示している。従って、この状態のメモリセルには、 あまり書き込みを行いたくない。すわわち、書き込み速 度を遅くしたい。

【0139】また、一回目のプログラム後のメモリセル MC15のしきい電圧が領域Lに3ある場合、領域L3 は、前述した様に、"1"データを書き込み状態を示し ている。従って、この状態のメモリセルには、書き込み を行いたくない。

【0140】以上の様に、1回目のプログラム後のメモ リセルの状態(L1、L2、L3)によって、客き込む スピードを制御しなければならない。本発明では、ノー ドN1、N2の電位に応じて、電圧切り換え回路160 によりビット線の電位を制御し、書き込みスピードを制 40 御している。

【0141】以下に、書き込み速度の制御方法を説明す る。ここで、1回目のプログラム後のメモリセルMC1 5のしきい電圧が領域L1にある場合を例に取り説明す る。この場合、図5に示した様に、1回目のプログラ A、しきい値リード動作後のノードN1、N2の電位は それぞれL、Lに設定されている。このとき、ノードb N1、bN2はHなので、電圧切り換え回路160内の トランジスタQ4、Q5はON、トランジスタQ6、Q 8はOFFとなる。この為、ノードN3の電位はGND 【O 1 3 4】また、゜O゜データが書き込まれた選択メ 50 となる。その後、信号ゅ3によりトランジスタQ3をO

Nにする事により、ピット線を充電する。すると、選択 メモリセルに20V (20V-0V) が印可され、再度 **沓き込みが行われる。**

【0142】また、1回目のプログラム後のメモリセル MC15のしきい電圧が領域L2にある場合、図5に示 した様に、1回目のプログラム、しきい値リード動作後 のノードN1、N2の電位はそれぞれし、IIに設定され ている。このとき、ノードbN1、bN2は、それぞれ H、Lなので、電圧切り換え回路160内のトランジス タQ6、Q7はON、トランジスタQ5、Q8はOFF 10 となる。この為、ノードN3の電位はVref(例え ば、1V)となる。その後、信号φ 3 によりトランジス タQ3をONにする事により、ビット線を充電する。す ると、選択メモリセルに19V(20V-1V)が印可 され、再度書き込みが行われる。しかし、この時は、1 9Vと電圧が低くなっているので、書き込みスピードは 避くなる。

【0143】また、1回目のプログラム後のメモリセル MC15のしきい電圧が領域L3にある場合、図5に示 した様に、1回目のプログラム、しさい値リード動作後 20 のノードN1、N2の電位は、それぞれH、*に設定さ れている(ただし、*はHまたはLのどちらかを意味す る)。このとき、ノードbN1はLなので、蛇圧切り換 え回路160内のトランジスクQ8がONとなる。この 為、ノードN3の電位はノードN1と同電位になる。す なわち、ノードN3の電位は、VM1となる。信号φ3 によりトランジスタQ3をONさせる事により、ビット 線をVM1(書き込み禁止覚圧)に充電する。

【0144】図5に、充電されたピット線の電位と、ノ ードN1、N2の関係を示した。図5示されるように、 データが書き込まれたメモリセルのしきい遺圧がL1、 L2、L3の領域の時、ピット線の電位を、それぞれG ND、Vref、VM1に設定する。ここで、GNDは OV、Vref (参照電圧) は1V、VM1 (含き込み 禁止電圧)は10∨とする。

【0145】以上の様にして、しきい値リードの結果に 応じてビット線を充電し、選択メモリセルMC15に2 回目の書き込みが行われる。この2回日の書き込み動作 においては、選択メモリセルMC15のしきい値の状態 に応じてビット線の電位を最適にしているので、選択メ 40 モリセルMC15の杏き込み速度を調節する事が出来

【0146】次に、図11に示されるプログラムシーケ ンスにおける選択メモリセルMC15のしきい電圧の変 化を図12に示した。縦軸にしきい電圧、機軸に時間を 取っている。

【0147】図12に示される様に、N-1回目のプロ グラム後の選択メモリセルのしきい電圧の分布範囲がR n-1 (時間 t n-1) であるとする。前述した様に、

28

い値判定電圧VLより高いか、低いかにより領域L2と L1に分別する。この分別に基づいて、選択メモリセル への書き込み速度を制御して、N回目の書き込みを行 う。N回目の書き込み動作終了後の時間を t n とする。 この際、領域ししにあるメモリセルのしきい電圧は、ほ ば線形に増加する。しかし、十分に否き込まれている状 態の領域L2のメモリセルのしきい電圧は、書き込み速 度を遅くして含き込んでいるので、傾きは鈍くなる。

【014B】この傾きの違いの為、N回目の奪き込み動 作後のしきい値の分布幅Rnを、N-1回目の書き込み 動作後のしきい値の分布幅Rn-1よりも狭くする事が できる。

【0149】また、領域L1内のしきい電圧を有するメ モリセルと、傾域L2内のしきい電圧を有するメモリセ ルの、N回目の書き込み後のしきい電圧の分布範囲がR nで一致する様に、前述の参照電圧Vrefを最適にす る(最適な設定の方法は後述する)。

【0150】N回目の含き込みが終わり、しきい電圧が 正常、すなわち、しきい電圧がベリファイ電圧Vvfy を越えると、--連のシーケンスは終了する。次に、VL とVrefの政定方法について説明する。

【0151】グループL2のセルの内、しきい値がもっ とも高いセルはVPP-Vrefで呑き込まれて△VT H2だけしきい値が上昇するので、最終的なしきい値分 布幅は△VTH2となる。

【0152】また、グループL1のセルの内、しきい値 が最も高いVLのせるはVPPで含き込まれて△VTH 1 だけしきい値が上昇するので、しきい値分布幅を**△**V TH2に抑えるためには、以下の条件が必要である。

[0153]

 $\Delta VTH1 <= \Delta VTH2 + (Vvfy-VL)$ ここで (* <=* は* 以下* を意味する) 以上により、Vrefは、VPP-Vrefによる1回 の書き込み虽△VTH2、すなわち、要求されるしきい 餌分布幅から決める。

【0154】また、△VTH1は、チップの書き込み特 性から自ずと決まり、Vvfyは回路設計時に決めてい るので、上式からVLが求められる。更に、図l1に示 されるプログラムシーケンスのタイミングチャートを図 13に示した。図13には、しきい値リード動作、N-1回目プログラム動作、ベリファイ動作、しきい値リー ド動作、N回月プログラム、ベリファイ動作のタイミン グチャートを示している。

【0155】本実施形態では、N回日にしきい値幅を縮 める様に、しきい値判定電圧VLを決定したが、それ以 外のとき(K回目、1 <K<N)にしきい値判定電圧V Lを決めても良い。

【0156】また、図2に示した詳細回路図を、図3に 示されるプログラムシーケンスで説明し、図10に示し その後のしきい値リード動作により、しきい値が、しき 50 た詳細回路図を、図11に示されるプログラムシーケン (15)

特許第3414587号

29

スで説明したが、図11に示されるプログラムシーケンスを図2に示した回路に、図3に示されるプログラムシーケンスを図10に示した回路に適用してもよい。

【0157】本実施形態は、二つのセンス・ラッチ回路によりラッチされたデータに基づいて、ビット線を充電し、その後の客き込み動作の際の古き込みスピードを制御する事により、審き込み時間をそれほど増加させる事無く、しきい傾電圧の分布幅を狭くする事が出来る。この結果、不揮発性半導体記憶装置の誤動作を抑制する事ができる。また、参照電圧VrefとGND間に接続されたトランジスタQ4、Q5、Q6、Q7は同時にONせず、貫通電流は流れないので、消費電力の増大はない。

[0158]

【発明の効果】本発明にかかる不揮死性半導体記憶装置において、新たにラッチ・センス回路と、電圧切り換え回路を設けている。また、しきい値リード動作の結果に基づいて、ビット線の電位を制御し、選択メモリセルへの書き込み速度を制御する事が出来る。この為、書き込み時間をそれほど増加させる事無く、しきい値電圧の分20布幅を狭くする事が出来る。

【図面の簡単な説明】

【図1】本発明の第一の実施形態における不揮発性半導体記憶装置の概略回路図。

【図2】本発明の第一の実施形態かかる不揮発性半導体 記憶装置の詳細回路図。

【図3】第一の実施形態にかかるプログラムシーケンス。

【凶 4】 不揮発性メモリセルのしきい電圧の個数分布 図。

【図5】ノードN1、N2の電位に応じたビット線の電 位等を示した表。

【図6】第一の実施形態にかかる選択メモリセルのしき い電圧の時間選移図。 3

*【図7】しきい電圧判定電位VL及び参照電圧Vref の決定方法を示した図。

【図8】第一の実施形態に係る不揮発性半導体記憶装置のタイミングチャート。

【図9】本発明の第二の実施形態における不揮発性半導体記憶装置の概略回路図。

【図10】本発明の第二の実施形像かかる不解発性半導体記憶装置の詳細回路図。

【図11】第二の実施形態にかかるプログラムシーケンス。

【図12】第二の実施形態にかかる選択メモリセルのしきい電圧の時間遷移図。

【図13】第二の実施形態にかかるプログラムシーケンス。

【図14】不揮発性半導体記憶装置の全体概略図。

【図15】 不揮発性半導体記憶装置のメモリセルアレー 部分の詳細図。

【図16】NAND型メモリセルアレーを示した図。

【図17】NAND型メモリセルアレーのウエハ上にお ける断面図。

【図18】従来の不揮発性半導体記憶装置におけるラッチ・センス回路部分を示した詳細回路図。

【図19】不揮発性メモリセルへの寄き込み原理を説明 した図。

【図20】従来の不揮発性半導体記憶装置のおけるプログラムシーケンスを示した図。

【図21】従来の不揮発性半導体記憶装置における誤動作を説明する為の図。


【符号の説明】

り 100 NAND型メモリセルアレー

110、120 センス・ラッチ回路


160 電圧切り換え回路

170 バイパス回路




(16)

特許第3414587号




[図17]




(17)

特許第3414587号




(18)


特許第3414587号



(19)

特許第3414587号







(20)

特許第3414587号

[図13]



【図18】



(1)

フロントページの続き

(58) 調査した分野(Int. Cl. 7, DB名) G11C 16/00 - 16/34